0. CPU
CPU는 컴퓨터에서 가장 핵심적인 역할을 수행하는 부분으로 인간의 두뇌에 해당한다.
크게 연산장치, 제어장치, 레지스터 3가지로 구성된다.
연산 장치
산술 연산과 논리 연산을 수행한다. 산술 논리 연산장치라고도 불린다.
연산에 필요한 데이터를 레지스터에서 가져오고 연산 결과를 다시 레지스터로 보낸다.
제어 장치
명령어를 순서대로 실행할 수 있도록 제어하는 장치이다.
주기억장치에서 프로그램 명령어를 꺼내 해독하고 그 결과에 따라 명령어 실행에 필요한 제어 신호를 기억장치, 연산장치, 입출력 장치로 보낸다.
또한 이등 장치가 보낸 신호를 받아 다음에 수행할 동작을 결정한다.
레지스터
고속 기억장치이다.
명령어 주소, 코드, 연산에 필요한 데이터, 연산 결과 등을 임시로 저장한다.
용도에 따라 범용 레지스터와 특수 목적 레지스터로 구분된다.
중앙처리장치 종류에 따라 사용할 수 있는 레지스터의 개수와 크기가 다르다.
- 범용 레지스터 : 연산에 필요한 데이터나 연산 결과를 임시로 저장
- 특수목적 레지스터 : 특별한 용도로 사용하는 레지스터
1. 특수 목적 레지스터
- MAR 메모리 주소 레지스터 : 읽기와 쓰기 연산을 수행할 주기억장치 주소 저장
- PC 프로그램 카운터 : 다음에 수행할 명령어 주소 저장
- IR 명령어 레지스터 : 현재 실행 중인 명령어 저장
- MBR 메모리 버퍼 레지스터 : 주기억장치에서 읽어온 데이터 또는 저장할 데이터 임시 저장
- AC 누산기 : 연산 결과 임시 저장
2. CPU의 동작 과정
- 주기억장치는 입력장치에서 입력받은 데이터 또는 보조기억장치에 저장된 프로그램을 읽어옴
- CPU는 프로그램을 실행하기 위해 주기억장치에 저장된 프로그램 명령어와 데이터를 읽어와 처리하고 결과를 다시 주기억장치에 저장
- 주기억장치는 처리 결과를 보조기억장치에 저장하거나 출력장치로 보냄
- 제어장치는 1~3 과정에서 명령어가 실행되도록 각 장치를 제어
명령어 세트
명령어 세트란 CPU가 실행할 명령어의 집합이다. 연산 코드와 피연산자로 이루어진다.
- 연산 코드 Operation Code : 실행할 연산
- 피연산자 : 필요한 데이터 또는 저장 위치
연산 코드는 연산, 제어, 데이터 전달, 입출력 기능을 가진다.
피연산자는 주소, 숫자/문자, 논리 데이터 등을 저장한다.
CPU는 프로그램을 실행하기 위해 주기억장치에서 명령어를 순차적으로 인출하여 해독하고 실행하는 과정을 반복한다.
CPU가 주기억장치에서 한 번에 하나의 명령어를 인출하여 실행하는 필요한 일련의 활동을 "명령어 사이클"라고 한다.
명령어 사이클은 인출-실행-간접-인터럽트로 나눠진다.
주기억장치의 지정된 주소에서 하나의 명령어를 가져오고 실행 사이클에서는 명령어를 실행한다. 하나의 명령어 실행이 완료되면 그다음 명령어에 대한 인출 사이클이 시작된다.
인출 사이클과 실행 사이클에 의한 명령어 처리 과정
인출 사이클에서 가장 중요한 부분은 PC 값의 증가이다.
- PC에 저장된 주소를 MAR로 전달
- 저장된 내용을 토대로 주기억장치의 해당 주소에서 명령어 인출
- 인출한 명령어를 MBR에 저장
- 다음 명령어를 인출하기 위해 PC값 증가
- MBR에 저장된 내용을 IR에 전달
#인출하기까지의 과정
T0 : MAR <- PC
T1 : MBR <- M[MAR], PC <- PC+1
T2 : IR <- MBR
인출한 이후, 명령어를 실행하는 과정
#ADD addr 명령어 연산
T0 : MAR <- IR(Addr)
T1 : MBR <- M(MAR)
T2 : AC <- AC + MBR
이미 인출 사이클이 진행되고 명령어만 실행하면 되기 때문에 PC를 증가할 필요는 없다. IR에 MBR의 값이 이미 저장된 상태를 의미하며 따라서 AC에 MBR을 더해주기만 하면 된다.
중앙처리장치 종류에 따라 사용할 수 있는 레지스터의 개수와 크기가 다르다.
- 인텔 8086과 8088은 14개의 16비트 레지스터 지원
- Apple 32비트
'Computer Science > Computer Architecture' 카테고리의 다른 글
[Computer Architecture] 6. ARM 프로세서 (0) | 2021.06.22 |
---|---|
[Computer Architecture] 5. 패리티 비트 & 해밍 코드 (0) | 2021.06.22 |
[Computer Architecture] 4. 고정 소수점 & 부동 소수점 (0) | 2021.06.22 |
[Computer Architecture] 3. 캐시 메모리 (0) | 2021.06.22 |
[Computer Architecture] 1. 컴퓨터의 구성 (0) | 2021.06.16 |